Πληροφορίες
Κωδικός Μαθήματος EIP208
Εξάμηνο 2ο
Κατηγορία Υποχρεωτικό
Μονάδες ECTS 7
Eclass Μαθήματος
Διδάσκων

Μπακάλης Δ.

Προτεινόμενη Βιβλιογραφία

1.J. Carpinelli, Computer Systems Organization & Architecture, Addison Wesley, 2001.
2. J. Hamblen, T. Hall & M. Furman, Rapid Prototyping of Digital Systems (SoPC edition), Springer, 2008.
3. M. Morris Mano & M. Ciletti, Ψηφιακή Σχεδίαση, 6η Έκδοση, Εκδόσεις Παπασωτηρίου, 2018.
4. S. Brown & Z. Vranesic, Σχεδίαση Ψηφιακών Συστημάτων με τη Γλώσσα VHDL, 3η Βελτιωμένη Έκδοση, Εκδόσεις Τζιόλα, 2021.
5. W. Kleitz, Ψηφιακά Ηλεκτρονικά, 8η Έκδοση, Εκδόσεις Τζιόλα, 2011.
6. P. P. Chu, Embedded SoPC Design with Nios II Processor and VHDL Examples, J. Wiley, 2011.
7. Ε. Ζυγούρης, Δ. Μπακάλης, Σχεδίαση Ψηφιακών Κυκλωμάτων με VHDL, Εργαστηριακές Ασκήσεις, Εργαστήριο Ηλεκτρονικής, Τμήμα Φυσικής, Παν/μιο Πατρών, 2020.

Περιγαφή Μαθήματος

• FPLDs. CPLDs και FPGAs. Η περίπτωση των FPGAs της Intel (πρώην Altera).
• Μικροεπεξεργαστικά συστήματα. Αρχιτεκτονικές συνόλου εντολών. Αριθμητική για υπολογιστές. Σχεδίαση κεντρικής μονάδας επεξεργασίας. Μνήμη. Είσοδος/Έξοδος.
• Σχεδίαση συστημάτων ενός επεξεργαστή σε προγραμματιζόμενο κύκλωμα. Η περίπτωση του επεξεργαστή Nios II της Intel.
• Η γλώσσα περιγραφής υλικού VHDL. Λογική σχεδίαση κυκλωμάτων, περιγραφή και εξομοίωσή τους με χρήση της VHDL και του Quartus Prime της Intel.
• Εργαστηριακή εξάσκηση: Σχεδίαση και περιγραφή σε γλώσσα VHDL μίας πολύ απλής κεντρικής μονάδας επεξεργασίας. Υλοποίηση με χρήση της εκπαιδευτικής/αναπτυξιακής κάρτας DE10-Standard της Terasic.